有时我们会忽略使用去耦的目的，而只是在电路板上散布许多不同尺寸的电容器，从而将较低阻抗的电源接地。
但是问题仍然存在：需要多少电容？许多相关文档指出，必须使用许多不同尺寸的电容器来减小电力传输系统（PDS）的阻抗，但这并不完全正确。
相反，仅需选择正确尺寸和正确类型的电容器以减小PDS阻抗。
例如，考虑设计一个10mΩ的参考层，如图1所示。
如红色曲线所示，系统电路板上使用了许多不同值的电容器，例如0.001μF，0.01μF，0.1μF，等等。
当然，这可以减小500 MHz频率范围内的阻抗，但是，从绿色曲线来看，同一设计仅使用0.1 F和10 F电容。
这证明，如果使用正确的电容器，则不需要太多电容器。
这也有助于节省空间和材料（BOM）成本。
图1.电容器示例。
注意，并非所有电容器都是“负载相等”的，甚至同一供应商也具有不同的工艺，尺寸和样式。
如果未使用正确的电容器，无论是多个电容器还是几种不同类型的电容器，都会对PDS产生反作用。
结果可能是感应回路。
电容器放置不当或使用不同工艺和类型的电容器（因此对系统频率的响应不同），并且彼此之间可能会发生谐振，如图2所示。
图2.谐振电容器。
因此，了解系统中使用的电容器类型的频率响应非常重要。
随机选择电容器将消除设计低阻抗PDS系统的努力。
如何设计合格的PDS要设计合格的PDS，需要使用各种电容器（见图1）。
PCB上使用的典型电容值只能将直流频率或附近的阻抗降低到约500 MHz。
在高于500 MHz的频率下，电容取决于PCB形成的内部电容。
请注意，电源平面和接地平面的紧密堆叠会有所帮助。
您应该设计一个支持更大电容层的PCB堆栈结构。
例如，六层堆叠可以包括顶部信号层，第一接地层，第一功率层，第二功率层，第二接地层和底部信号层。
规定在层叠结构中第一接地层和第一电源层彼此靠近，并且两层之间的距离为2至4密耳，从而形成固有的高频层电容。
该电容器的最大优点是它是免费的，只需要在PCB制造说明中注明。
如果必须分开电源层，并且同一层上有多个VDD电源轨，则应使用最大的电源层。
切勿留下漏洞，并注意敏感电路。
这将使VDD层的电容最大化。
如果设计允许增加额外的层（在上面的示例中为6到8层），则应在第一和第二电源层之间放置两个额外的接地层。
当芯间距也为2到3 mils时，此时叠层结构的固有电容将加倍，如图3所示。
图3.高频层电容器示例此结构比增加更多结构更易于设计分立的高频电容器，可在高频下保持低阻抗。
PDS的任务是最小化响应电源电流需求而产生的电压纹波，这非常重要，但经常被忽略。
所有电路都需要电流，有些电路需要更大的电流，有些电路需要以更快的速率提供电流。
使用完全去耦的低阻抗电源或接地层以及良好的PCB叠层有助于最小化由于电路的电流需求而引起的电压纹波。
例如，根据使用的去耦策略，如果系统设计的开关电流为1 A，PDS的阻抗为10mΩ，则最大电压纹波为10 mV。
计算很简单：V = IR。
借助完美的PCB堆叠，它可以覆盖高频范围。
同时，在电源层和大功率或浪涌电流设备的起点附近使用传统的去耦来覆盖低频范围（无需在每个地方都配置电容器;这些电容器直接相对）。
每个IC的放置都将违反许多制造规则，如果需要采取如此严格的措施，则意味着电路还存在其他问题，原始文本来自Analog Devices on Excelpoint，这是亚太地区领先的组件授权分销商。
完整的解决方案
